详情

腾讯科技讯 11月11日消息，全球信号处理应用的数据转换技术领导厂商 Analog Devices (ADI) 美商亚德诺公司，扩展低功率数据转换器产品阵容，日前推出26款模拟 ADC（数字转换器）组件，适用于高性能而且讲求功率效率的通讯、便携设备、仪器以及医疗照护等应用。

这些产品包含了三项针对16位数据转换器的业界首创技术:

-- ADI 的 AD 9269 - 为业界首款具有正交误差校正 (QEC) 的16位80 MSPS低功率双工 ADC。

-- ADI 的 AD 9265 - 为业界首款横跨80至125 MSPS（每秒百万取样率）的单信道16位低功率 ADC。

-- ADI 的 AD 9266 - 为业界最小，横跨20至80 MSPS 的单信道16位低功率 ADC。

这些全新的 ADC 产品为设计厂商提供了具有弹性与未来性的平台，凭借其赋有的空间效率与接脚兼容的家族成员，能够将分辨率或带宽在不需要改变核心设计的状况下予以移植，进而使其系统与众不同。此外，全新 ADC 的能源效率在功率消耗上提供了显著的改善，而且不会对系统层级的性能产生冲击。

除了 AD 9269、AD 9265、以及 AD 9266旗舰级转换器与它们不同的速度等级之外，ADI 也发表了23款单通道低功率 ADC，使 ADI 在过去180天内发表上市的低功率数据转换器数量达到44款。相较于同构型、具有类似 ADC 功能的竞争产品，这些 ADC 在功率消耗方面可以节省达87%。

业界首创:横跨20至80 MSPS、每通道100 mW 以下的低功率双通道 ADC

双信道 AD 9269 16位低功率 ADC 的每一组通道只消耗93 mW，比同构型组件还要低了倍。AD 9269是一款单片式双信道16位、20 / 40 / 65 /80 MSPS ADC，具有高性能的取样与保存 (sample-and-hold) 电路以及芯片内建的电压参考器。该组件也是业界首款包含了 QEC 与 DC 偏移数字处理区块的16位 ADC 家族。这些区块可以动态的将产生于同相/正交 (I/Q) 复杂信号接收器系统中的误差最小化。

藉由 QEC 组件的使用，系统设计厂商可以减少因为组件不匹配所导致的增益与相位误差，进而纾缓其零件匹配方面的需求。其最终结果也可以使更为耐用的接收器设计获得实现。此外，DC 偏移算法则可以将 DC 耦合应用装置中常见的偏移最小化。该产品使用具有输出误差校正逻辑的多级差动管线架构，藉以提供在80 MSPS 数据速率下的16位精确度，并且保证在完整的运作温度范围中不会有遗失码。该 ADC 可以使用 V 的电源供应运作，并且包含有多项为了要使弹性最大化与系统成本最小化而设计的特点，例如可编程频率与数据校准，以及可编程数字测试图样 (digital-test-pattern) 的产生。目前已经开始提供样品，2010年1月将会开始正式量产。

业界首创:频率125 MSPS 的低功率单信道16位 ADC

单信道的 AD 9265低功率16位 ADC 乃是为了支持需要低物料成本、小尺寸与具有弹性的通讯应用所设计的。该组件只需消耗370 mW，这项电力消耗方面的突破相较于同构型的低功率解决方案节省了51%之多。ADC 的核心为具有整合式输出误差校正逻辑的多级差动管道架构。AD 9265还具有宽广的带宽差动取样与保存模拟输入放大器，支持各种可由使用者选择的输入范围。整合式的电压参考器可以减轻设计上的顾虑。工作周期稳定器提供了针对 ADC 频率工作周期中的变化加以补偿的方法，使转换器能够维持绝佳的性能。ADC 输出数据会与 V的 CMOS 或是 V 的 LVDS (DDR) 并行。弹性化的电源关闭选项可以在需要时省下可观的电力。利用3位 SPI 兼容的串连接口可以对设定与控制进行编程。目前已经开始正式量产。

业界首创:横跨20至80 MSPS、最小的16位低功率单信道 ADC

单信道 AD 9266 16位低功率 ADC 采用小巧的5 mm x 5 mm 封装方式，其接脚能够支持10至16位的分辨率。低功率多级 ADC 的核心是以专利所属的高性能取样与保存电路，以及芯片内建的电压参考器为基础。该产品使用具有输出误差校正逻辑的差动管道架构，藉以提供在80 MSPS 数据速率下的16位精确度，并且保证在完整的运作温度范围中不会有遗失码。

该ADC 包含有多项为了要使弹性最大化与系统成本最小化而设计的特点，例如可编程频率与数据校准，以及可编程数字测试图样的产生。可供使用的数字测试图样包括了内建的定型与伪随机图样，以及可以透过 SPI 输入的使用者自定义测试图样。差动频率输入能够控制所有的内部转换周期。属于选项性的 DCS 可以针对频率工作周期中的广大差异进行补偿，同时又维持绝佳的总体 ADC 性能。数字输出数据会以双倍数据速度 (DDR) 低电压 CMOS 位准，采用偏移二进制、葛雷码 (Gray code)、或是二补码 (twos complement) 格式呈现。数据输出频率 (DCO) 的提供是为了要以接收逻辑确保适当的锁定时序。

目前已经开始提供样品，2010年1月将会开始正式量产。（文/日尧）